Proiectare Logică


- I CB: prof. dr. ing. Mariana Mocanu
  - mariana.mocanu@cs.pub.ro
- I CA & CD: conf. dr. ing. Costin Chiru
  - costin.chiru@cs.pub.ro
- **I CC: prof. dr. ing. Anca Morar**
  - anca.morar@cs.pub.ro

Curs 8: Circuite basculante bistabile D, RS, JK

CBB tip D

- Unul din cele mai utilizate circuite la acest nivel
- E integrat pe scară medie
- De ce învățăm circuite din astea când în practică se folosesc circuite integrate pe scară largă și VLSI? (un microprocesor e doar un pic mai mare ca un circuit de tip D sau altele similare)
- Pentru că principiile de la CBB-uri se aplică și la circuite integrate pe scară largă și VLSI
- Pentru că încă se folosesc în practică în soluții embeded (unde e nevoie, pe lângă soluții standard și de diverse adaptări / ceva în plus)

CBB tip D



- D = date
- T = tact (CLK)
- Este sincron
- Include un circuit RS asincron și are o intrare de date și una de ceas
- R & S sunt intrări asincrone ale circuitului de tip D, sunt prioritare și se aplică peste intrările sincrone (indiferent de D sau CLK)
  - dacă $R = 0, Q$ trece în 0 iar dacă $S = 0, Q = 1$
  - R & S sunt active pe 0
  - R & S nu pot fi simultan pe 0 (active)

CBB tip D

- Observație: Peste tot intrările asincrone sunt prioritare față de cele sincrone → sunt intrări de forțare. Ex: resetul de la calculator care trece toate circuitele în starea lor inițială
- Tabelul de adevăr

PR	*R*	*D*	*T*	*Q*	
0	1	*	*	1	Functie asincrona
1	0	*	*	0	
0	0				← nepermis
1	1	1	↑	1	Functie sincrona
1	1	0	↑	0	

Tranziția are loc pe frontul crescător al ceasului (depinde de front, nu de valoarea ceasului)

Front crescator al ceasului


CBB tip D

D \ Q	0	1
0	0	0
1	1	1

- Ecuația circuitului este: $Q^{t+1} = D^t$
- CBB-ul de tip D ține pe o perioadă de ceas valoarea anterioară primită la intrare
- În această ecuație nu intervine RS → e ca și cum aș avea 2 circuite ce funcționează pe principiul superpoziției, dar RS e prioritar
- $Q^{t+1} = Dt \rightarrow D^t = Q^{t+1}$ → dacă știu cât vreau să obțin la ieșire, acea valoare o pun la intrare la momentul imediat anterior




CBB tip D – diagrama de semnal




CBB tip D – aplicație: Divizor de frecvență


- Generează semnal de aceeași natură, dar de frecvență mai mică



$$Q^{t+1} = \overline{Q^t}$$




CBB tip D – circuite fizice



- Cel mai simplu registru pe 4 biți format din CBB-uri de tip D. Acestea nu sunt independente, toate sunt șterse simultan

CBB tip RS

- CBB tip D este singurul cu o singură intrare
- Există și circuit RS sincron (are în plus față de RS latch și o intrare de ceas)
- Are aceeași funcționalitate, dar acum e sincron
- Interesant pentru că sunt de fapt 2 circuite RS suprapuse – unul sincron, altul asincron
- Nu insistăm pentru că nu e prea folosit în practică din cauza combinației nepermise ($R = S = 1$)



CBB tip RS

S	R	Q^t	Q^{t+1}	
0	0	0	0	Q^t
0	0	1	1	
0	1	0	0	0
0	1	1	0	
1	0	0	1	1
1	0	1	1	
1	1	0		nedeterminat
1	1	1		

Q \ SR	00	01	11	10
0	0	0	*	1
1	1	0	*	1

S	R	Q^{t+1}
0	0	Q^t
0	1	0
1	0	1
1	1	*

CBB tip RS

- Ecuația de stare:


$$Q^{t+1} = \bar{R}^t Q^t + \bar{R}^t S^t$$

$$S^t R^t = 0 \quad \text{(cel putin unul este 0)}$$

- De obicei se cunoaște funcționalitatea dorită de la un aparat (Q^t și Q^{t+1}) și se dorește identificarea elementelor de circuit necesare pentru implementarea acelui aparat (R și S) → se poate detecta folosind tabelul următor:

Q^t	Q^{t+1}	R	S
0	0	–	0
0	1	0	1
1	0	1	0
1	1	0	–

Circuitul basculant bistabil JK



- 2 Intrări de date: J, K
- 1 Intrare de ceas: CLK
- 2 Ieşiri: Q şi $!Q$
- 2 Intrări de comandă: R (clear)
  S (preset)
  - asincrone, prioritare

- Implementarea fizică constă în 2 circuite pe pastilă
- Are funcționalitate asincronă precum celelalte CBB-uri
- Are un comportament derivat din funcționarea RS (unde aveam comportament neplăcut din cauza stării de incontrolabilitate)
- A apărut pentru a corecta problema de la RS (pentru orice combinație de intrare, se știe în ce stare trece CBB JK)

CBB JK – tabelul de adevăr

J	K	Q^t	Q^{t+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

CLK	J	K	Q^{t+1}	
	0	0	Q^t	pasiv
	0	1	0	reset sincron
	1	0	1	set sincron
	1	1	$\overline{Q^t}$	toggle

- Trecem la varianta doar în funcție de J și K:

- Tabelul de adevăr este identic cu cel de la CBB RS, cu excepția $J = K = 1$, când ieșirea își modifică starea

CBB JK – ecuația de stare următoare

- Pe baza tabelului de adevăr încercăm să determinăm ecuația de stare următoare → completăm diagrama Karnaugh corespunzătoare

J	K	Q^t	Q^{t+1}	
0	0	0	0	Q^t
0	0	1	1	
0	1	0	0	0
0	1	1	0	
1	0	0	1	1
1	0	1	1	
1	1	0	1	$\overline{Q^t}$
1	1	1	0	

Q \ JK	00	01	11	10
0	0	0	1	1
1	1	0	0	1


$$Q^{t+1} = \bar{K}^t Q^t + J^t \bar{Q}^t$$

CBB – determinare J și K

- Cel mai răspândit tip de CBB
- Ca la RS, în general se cunoaște funcționarea circuitului și se dorește identificarea elementelor de circuit necesare pentru a se implementa J și K. Acestea se determină pe baza tabelului

Q^t	Q^{t+1}	J	K
0	0	0	–
0	1	1	–
1	0	–	1
1	1	–	0


CBB JK – implementare (1)



- Circuit secvențial de ce ordin?
- O luăm pe bucățele:
  - Zonele punctate reprezintă CBB-uri elementare (de ordin 1)
  - Cum sunt legate? În serie →ordin 1
  - DAR! Observăm cele 2 conexiuni de reacție (!Q – J & Q - K)
  - → Ordinul este 2 pentru că are în bucla de reacție CBB de ordin 1

CBB JK – implementare (2)


- Avem 2 părți: una de master (M) și una de slave (S)
- Am vorbit în trecut de sincronizarea
  - Pe front
  - Master-slave (în 4 timpi). Care sunt acțiunile din cei 4 timpi?
    - 1. decuplarea M de S,
    - 2. intrarea datelor în M,
    - 3. invalidarea intrărilor,
    - 4. trecerea datelor din M în S



  - Această sincronizare are ca scop protejarea circuitului de momente ce țin de timpii de propagare, timpii de stabilizare, momentele când tensiunea este între nivelurile de 0 și 1, etc.

CBB JK – sincronizare (1)

- Ce înseamnă invalidarea intrărilor? Cum se face?
- Porțile ȘI pot bloca aplicarea datelor utile prin simpla aplicare a unei valori 0. La NAND e la fel, ieșirea nefiind 0, ci 1.




- Este foarte folosită pentru că protejează circuitul și este foarte simplă (ieftină, fără erori)
- Așa se întâmplă cu nivelul a-b / c-d de NAND-uri din CBB JK

CBB JK – sincronizare (2)

- Care sunt datele utile?
- J & K
- Cum blocăm circuitul?
- Cu ajutorul CLK
- Cum adică?
- O dată e valid un nivel, o dată celălalt
- Cum se face asta?
- Cu ajutorul inversorului → el asigură decuplarea

CBB JK – implementare (3)



$$s = \overline{c \cdot \overline{s \cdot d}} = \bar{c} + s \cdot d$$

$$m = \overline{a \cdot \overline{b \cdot m}} = \bar{a} + b \cdot m$$

$$c = \overline{m \cdot \overline{CLK}}$$

$$d = \overline{\bar{m} \cdot \overline{CLK}} = m + CLK$$

$$a = \overline{J \cdot CLK \cdot \bar{Q}} = \overline{J \cdot CLK \cdot \bar{s}}$$

$$b = \overline{K \cdot CLK \cdot s} = \bar{K} + \overline{CLK} + \bar{s}$$

Determinăm formulele pentru s și m:

$$s = m \cdot \overline{CLK} + m \cdot s + CLK \cdot s$$


$$m = J \cdot CLK \cdot \bar{s} + \bar{K} \cdot m + \\ + \overline{CLK} \cdot m + \bar{s} \cdot m$$

CBB JK – funcționare

- Putem considera m și s ca fiind variabilele de stare ale CBB-urilor elementare → circuitul are 4 stări corespunzătoare acestor variabile de stare.
- Construim diagrama Karnaugh folosind s, m, CLK, J și K

s, m \ Clk, J, K	0 0 0		0 0 1		0 1 1		0 1 0		1 1 0		1 1 1		1 0 1		1 0 0	
00	0	0	0	0	0	0	0	0	0	1	0	1	0	0	0	0
01	1	1	1	1	1	1	1	1	0	1	0	1	0	1	0	1
11	1	1	1	1	1	1	1	1	1	1	1	0	1	0	1	1
10	0	0	0	0	0	0	0	0	1	0	1	0	1	0	1	0

CBB JK - Organigrama



- Cele 4 momente de la sincronizarea master-slave corespund celor 4 stări.
- Temă: care moment corespunde cărei stări? + Justificare.


$$s = m * \overline{CLK} + m * s + CLK * s$$

$$m = J * CLK * \bar{s} + \overline{K} * m + \overline{CLK} * m + \bar{s} * m$$

CBB JK – funcționare

- Tranziția mărimilor de ieșire se manifestă pe căderea impulsului de ceas → funcționarea circuitului este sincronă pe frontul descrescător al semnalului CLK
- Când $CLK = 0$, circuitul este fie în S_0, fie în S_3, când $CLK = 1$, circuitul este fie în S_1, fie în S_2
- J controlează S_0 a circuitului (cât timp $J = 0$, circuitul rămâne blocat în S_0) → J controlează trecerea lui Q din 0 în 1
- K controlează S_3 a circuitului (cât timp K = 0, circuitul rămâne blocat în S_3) → K controlează revenirea lui Q din 1 în 0
- Obs: J și K au funcționalitate similară cu S și R, dar nu pot determina funcționarea circuitului în lipsa ceasului (acțiunea lor e de tip sincron)

CBB JK - Diagrama de semnal





CBB JK –explicații

- Circuitul M captează informația utilă pe durata activă a lui $CLK\ (=1)$
- Circuitul S copiază informația din M în momentul trecerii ceasului în 0
- În practică, circuitul este prevăzut și cu comenzi asincrone (preset și clear) active pe 0:

PR	*CLR*	*J*	*K*	*CLK*	*Q t+1*	
1	1	*	*	↓	Ca mai devreme	← Funcționare sincronă
0	1	*	*	*	1 (set asincron)	Funcționare asincronă
1	0	*	*	*	0 (reset asincron)	Funcționare asincronă
0	0					← Nepermis

CBB JK – aplicație (1)






- Ce face?
- Inversează valoarea lui Q: $Q^{t+1} = !Q^t$
- Divizor de frecvență
- Am mai intâlnit?
- Da, la CBB D


$$Q^{t+1} = \bar{K}^t Q^t + J^t \bar{Q}^t$$

CBB JK –aplicație- Numărător pe 4 biți

- Schemă clasică de numărător
- Numărător ciclic → după ce ajunge la 1111 trece în 0
- Când face reset? Când toate Q-urile sunt 1



Numărător - Diagrama de semnal



Numărător - detalii

- Care este cel mai semnificativ bit și care cel mai puțin semnificativ bit?
- MSB: Q_3, LSB: Q_0
- În funcție de ce punem în poarta de jos se modifică valoarea maximă până la cât numără
- Ex: ca să fac numărător decimal, trebuie să neg intrările de la Q_0 și Q_2
- Putem să îl extindem la mai mulți biți?
- Dezavantaj: fiecare circuit JK introduce întârzieri și dacă semnalul x este prea rapid se pierd din semnale

